iPhoneAlle anzeigen
iPhone 11iPhone 11 ProiPhone 11 Pro MaxiPhone 12iPhone 12 ProiPhone 12 Pro MaxiPhone 12 miniiPhone 13iPhone 13 ProiPhone 13 Pro MaxiPhone 13 miniiPhone 14iPhone 14 PlusiPhone 14 ProiPhone 14 Pro MaxiPhone 15iPhone 15 PlusiPhone 15 ProiPhone 15 Pro MaxiPhone 16iPhone 16 PlusiPhone 16 ProiPhone 16 Pro MaxiPhone 16eiPhone 8iPhone 8 PlusiPhone SE 2020iPhone SE 2022iPhone XiPhone XRiPhone XSiPhone XS Max
Galaxy A-SerieAlle anzeigen
Galaxy A12Galaxy A13Galaxy A13 5GGalaxy A14Galaxy A15Galaxy A16Galaxy A17Galaxy A17 5GGalaxy A20eGalaxy A21Galaxy A22Galaxy A23Galaxy A24Galaxy A25Galaxy A26 5GGalaxy A27 5GGalaxy A32Galaxy A33Galaxy A34Galaxy A35Galaxy A36 5GGalaxy A37Galaxy A40Galaxy A41Galaxy A42Galaxy A50Galaxy A51Galaxy A52Galaxy A53Galaxy A54Galaxy A55Galaxy A56 5GGalaxy A57 5GGalaxy A70Galaxy A71Galaxy A72
Redmi SeriesAlle anzeigen
Redmi 10Redmi 13CRedmi 15 5GRedmi Note 10Redmi Note 10 ProRedmi Note 11Redmi Note 11 ProRedmi Note 11 Pro Plus 5GRedmi Note 11sRedmi Note 12Redmi Note 12 5GRedmi Note 12 ProRedmi Note 12 Pro 5GRedmi Note 12 Pro PlusRedmi Note 13Redmi Note 13 5GRedmi Note 13 ProRedmi Note 13 Pro PlusRedmi Note 14Redmi Note 14 Pro PlusRedmi Note 15Redmi Note 15 5GRedmi Note 15 ProRedmi Note 15 Pro 5GRedmi Note 15 Pro Plus 5GRedmi Note 8 ProRedmi Note 9
- Startseite
Bücher Englische Bücher Wissen & Bildung Naturwissenschaft, Medizin, Informatik, Technik Technik Elektronik, Elektro- und Nachrichtentechnik On Reducing Glitch Power in Combinational Circuits
Derzeit nicht verfügbar
Handgeprüfte Gebrauchtware
Bis zu 50 % günstiger als neu
21 Tage Widerrufsrecht
Optischer Zustand
Beschreibung
In this thesis, first of all, a theoretical framework for dynamic power estimation is presented, in which the concepts of the conventional probabilistic simulation are extended. To cope with the modeling of temporal correlation, an exact glitch-filtering scheme using multidimensional signal probability is proposed within this framework. To compromise the runtime complexity, the exact… glitch-filtering scheme is modified. Despite using the modified glitch-filtering scheme, the extended probabilistic simulation is still too slow to be applied to iterative power optimization. To get around time-consuming power estimation, power metric and its calculation method are introduced in this thesis. Based on the power metric, a heuristic gate sizing algorithm for glitch power reduction is proposed. By dividing the search strategy of the proposed gate sizing heuristic into an LP-based global search and a monotonic local search, the basic algorithm can be accelerated by more than 30% for cell-rich standard cell libraries. In addition, three multi-Vt assignment algorithms cooperating with gate sizing are also investigated. Dieses Produkt haben wir gerade leider nicht auf Lager.
Handgeprüfte Gebrauchtware
Bis zu 50 % günstiger als neu
21 Tage Widerrufsrecht
Technische Daten
Erscheinungsdatum
01.01.2011
Sprache
Englisch
EAN
9783843900935
Herausgeber
Dr. Hut
Autor
Lei Wang
Einbandart
Gebundene Ausgabe
Höhe
210 mm
Breite
14.8 cm
Auf gebrauchten Artikeln oder Originalverpackungen sichtbare Umwelt-, Nachhaltigkeits- oder Zertifizierungsangaben stammen aus der ursprünglichen Herstellerkennzeichnung. Sie stellen keine eigene aktuelle Umwelt- oder Nachhaltigkeitsaussage von rebuy dar. Maßgeblich für das Angebot sind ausschließlich die von rebuy in der Artikelbeschreibung angegebenen Produkteigenschaften.
-.-
★★★★★
☆☆☆☆☆ Leider noch keine Bewertungen
Leider noch keine Bewertungen
Sicher bei rebuy kaufen
Schreib die erste Bewertung für dieses Produkt!
Wenn du eine Bewertung für dieses Produkt schreibst, hilfst du allen Kund:innen, die noch überlegen, ob sie das Produkt kaufen wollen. Vielen Dank, dass du mitmachst!
Sicher bei rebuy kaufen