Bis zu 50 % günstiger als neu
3 Jahre rebuy Garantie
Professionelles Refurbishment
Elektronik
Deals
Medien
Tipps & News
AppleAlle anzeigen
TabletsAlle anzeigen
HandyAlle anzeigen
Fairphone
AppleAlle anzeigen
iPhone Air Generation
GoogleAlle anzeigen
Pixel Fold
HonorAlle anzeigen
NothingAlle anzeigen
OnePlusAlle anzeigen
OnePlus 11 GenerationOnePlus 12 GenerationOnePlus 5 GenerationOnePlus 6 GenerationWeitere Modelle
SamsungAlle anzeigen
Galaxy XcoverWeitere Modelle
SonyAlle anzeigen
Weitere ModelleXperia LXperia MXperia X
XiaomiAlle anzeigen
Weitere Modelle
Tablets & eBook ReaderAlle anzeigen
Google
AppleAlle anzeigen
Zubehör
HuaweiAlle anzeigen
MatePad Pro Serie
XiaomiAlle anzeigen
Kameras & ZubehörAlle anzeigen
Kamera Bundles
ObjektiveAlle anzeigen
SamyangZEISS
System & SpiegelreflexAlle anzeigen
CanonAlle anzeigen
FujifilmAlle anzeigen
OlympusAlle anzeigen
PanasonicAlle anzeigen
SonyAlle anzeigen
WearablesAlle anzeigen
SmartwatchesAlle anzeigen
LGMotorolaSonyXiaomi
Konsolen & ZubehörAlle anzeigen
Lenovo Legion GoMSI Claw
NintendoAlle anzeigen
Nintendo Game Boy ClassicNintendo Switch Lite
PlayStationAlle anzeigen
XboxAlle anzeigen
Audio & HiFiAlle anzeigen
Zubehör
iPodAlle anzeigen
Zubehör

Handgeprüfte Gebrauchtware

Bis zu 50 % günstiger als neu

Der Umwelt zuliebe

System-level modeling, analysis and optimization of DRAM memories and controller architectures

Matthias Jung (Unbekannter Einband, Englisch)

Optischer Zustand
Beschreibung
Abstract The maximum memory bandwidth for external memory is smaller than the bandwidth requirements of modern high-performance Computers and embedded Systems. This increasing gap, the so-calied memory wall, limits the Performance of today's data intensive applications. The external main memory is realized with Dynamic Random Access Memory (DRAM) for many decades. Recently, three-dimensionally stacked DRAM memories, e.g. Wide I / O, HMC and HBM, have been introduced, which are a promising solution to today's bandwidth and energy problems. By means of TSVs, these memories reduce the distance to the proces,sors from centimeters to micrometers. This new technology promises a higher available bandwidth due to a larger number of data signals and a significant increase in energy efficiency compared to common DDR DRAMs. This combination of high bandwidth and low power consumption is ideal for embedded Systems as well as high Performance Computing. These new DRAM memories raise new challenges with respect to the design Space, power consumption, reliability and memory Controllers. To tackle the mentioned challenges we present a holistic exploration framework that consists of models that are reflecting the DRAM functionality, power, temperature and retention time errors. With this framework we are able to explore the design space and analyze the limiting parameters and discover potential issues in advance. By means of this holistic framework we present several contributions to the DRAM Subsystem with respect to refresh and power-down management, as well as DRAM reliability and memory Controller architecture.
Dieses Produkt haben wir gerade leider nicht auf Lager.
ab 2,79 €
Derzeit nicht verfügbar
Derzeit nicht verfügbar

Handgeprüfte Gebrauchtware

Bis zu 50 % günstiger als neu

Der Umwelt zuliebe

Technische Daten


Erscheinungsdatum
01.05.2017
Sprache
Englisch
EAN
9783959740517
Herausgeber
RPTU Rheinland-Pfälzische Technische Universität Kaiserslautern Landau
Serien- oder Bandtitel
Forschungsberichte Mikroelektronik
Sonderedition
Nein
Autor
Matthias Jung
Seitenanzahl
160
Auflage
1
Einbandart
Unbekannter Einband
-.-
Leider noch keine Bewertungen
Leider noch keine Bewertungen
Schreib die erste Bewertung für dieses Produkt!
Wenn du eine Bewertung für dieses Produkt schreibst, hilfst du allen Kund:innen, die noch überlegen, ob sie das Produkt kaufen wollen. Vielen Dank, dass du mitmachst!