Bis zu 50 % günstiger als neu 3 Jahre rebuy Garantie Professionelles Refurbishment
ElektronikMedien
Tipps & News
AppleAlle anzeigen
TabletsAlle anzeigen
HandyAlle anzeigen
Fairphone
AppleAlle anzeigen
iPhone Air Generation
GoogleAlle anzeigen
Pixel Fold
HonorAlle anzeigen
NothingAlle anzeigen
OnePlusAlle anzeigen
OnePlus 11 GenerationOnePlus 12 GenerationOnePlus 5 GenerationOnePlus 6 GenerationWeitere Modelle
SamsungAlle anzeigen
Galaxy XcoverWeitere Modelle
SonyAlle anzeigen
Weitere ModelleXperia LXperia MXperia X
XiaomiAlle anzeigen
Weitere Modelle
Tablets & eBook ReaderAlle anzeigen
Google
AppleAlle anzeigen
Zubehör
HuaweiAlle anzeigen
MatePad Pro Serie
XiaomiAlle anzeigen
Kameras & ZubehörAlle anzeigen
Kamera Bundles
ObjektiveAlle anzeigen
ZEISS
System & SpiegelreflexAlle anzeigen
WearablesAlle anzeigen
SmartwatchesAlle anzeigen
LGMotorolaSonyXiaomi
Konsolen & ZubehörAlle anzeigen
Lenovo Legion GoMSI Claw
NintendoAlle anzeigen
Nintendo Game Boy ClassicNintendo Switch Lite
PlayStationAlle anzeigen
XboxAlle anzeigen
Audio & HiFiAlle anzeigen
Zubehör
iPodAlle anzeigen
Zubehör

Handgeprüfte Gebrauchtware

Bis zu 50 % günstiger als neu

Der Umwelt zuliebe

Hierarchical Modeling for VLSI Circuit Testing

Debashis Bhattacharya, John P. Hayes (Broschiert, Englisch)

Keine Bewertungen vorhanden
Optischer Zustand
Beschreibung
Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to most types of digital circuits, and should provide fault coverage comparable to that of traditional, low-level methods. The fault coverage problem has, perhaps, been the most intractable, due to continued reliance in the testing industry on the single stuck-line (SSL) fault model, which is tightly bound to the gate level of abstraction. This monograph presents a novel approach to solving the foregoing problem. It is based on the systematic use of multibit vectors rather than single bits to represent logic signals, including fault signals. A circuit is viewed as a collection of high-level components such as adders, multiplexers, and registers, interconnected by n-bit buses. To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel. However, by reducing the bus size from n to one, we can obtain the traditional gate-level circuit and models.
106,99 €
Broschiert | Neu

oder

Auf Lager Versandbereit in 1-2 Werktagen
zzgl.

Du kannst wie immer einen Kaufalarm setzen, wenn du auf das gebrauchte Buch warten möchtest.

Auf Lager Versandbereit in 1-2 Werktagen
zzgl.

Handgeprüfte Gebrauchtware

Bis zu 50 % günstiger als neu

Der Umwelt zuliebe

Technische Daten


Erscheinungsdatum
26.09.2011
Sprache
Englisch
EAN
9781461288190
Herausgeber
Springer US
Serien- oder Bandtitel
The Springer International Series in Engineering and Computer Science
Sonderedition
Nein
Autor
Debashis Bhattacharya, John P. Hayes
Seitenanzahl
160
Auflage
1
Einbandart
Broschiert

Hersteller: Springer Nature Customer Service Center GmbH, ProductSafety@springernature.com

Warnhinweise und Sicherheitsinformationen

Informationen nach EU Data Act

-.-
Leider noch keine Bewertungen
Leider noch keine Bewertungen
Schreib die erste Bewertung für dieses Produkt!
Wenn du eine Bewertung für dieses Produkt schreibst, hilfst du allen Kund:innen, die noch überlegen, ob sie das Produkt kaufen wollen. Vielen Dank, dass du mitmachst!