iPhoneAlle anzeigen
iPhone 11iPhone 11 ProiPhone 11 Pro MaxiPhone 12iPhone 12 ProiPhone 12 Pro MaxiPhone 12 miniiPhone 13iPhone 13 ProiPhone 13 Pro MaxiPhone 13 miniiPhone 14iPhone 14 PlusiPhone 14 ProiPhone 14 Pro MaxiPhone 15iPhone 15 PlusiPhone 15 ProiPhone 15 Pro MaxiPhone 16iPhone 16 PlusiPhone 16 ProiPhone 16 Pro MaxiPhone 16eiPhone 8iPhone 8 PlusiPhone SE 2020iPhone SE 2022iPhone XiPhone XRiPhone XSiPhone XS Max
Galaxy A-SerieAlle anzeigen
Galaxy A12Galaxy A13Galaxy A13 5GGalaxy A14Galaxy A15Galaxy A16Galaxy A17 5GGalaxy A20eGalaxy A21Galaxy A22Galaxy A23Galaxy A24Galaxy A25Galaxy A26 5GGalaxy A32Galaxy A33Galaxy A34Galaxy A35Galaxy A36 5GGalaxy A40Galaxy A41Galaxy A42Galaxy A50Galaxy A51Galaxy A52Galaxy A53Galaxy A54Galaxy A55Galaxy A56 5GGalaxy A70Galaxy A71Galaxy A72
Redmi SeriesAlle anzeigen
Redmi 10Redmi 13CRedmi 15 5GRedmi Note 10Redmi Note 10 ProRedmi Note 11Redmi Note 11 ProRedmi Note 11 Pro Plus 5GRedmi Note 11sRedmi Note 12Redmi Note 12 5GRedmi Note 12 ProRedmi Note 12 Pro 5GRedmi Note 12 Pro PlusRedmi Note 13Redmi Note 13 5GRedmi Note 13 ProRedmi Note 13 Pro PlusRedmi Note 14Redmi Note 14 Pro PlusRedmi Note 8Redmi Note 8 ProRedmi Note 9Redmi Note 9 Pro
- Startseite
Bücher Wissen & Bildung Naturwissenschaft, Medizin, Informatik, Technik Informatik & EDV Design and Implementation of WCET Analyses
Derzeit nicht verfügbar
Handgeprüfte Gebrauchtware
Bis zu 50 % günstiger als neu
Der Umwelt zuliebe
Design and Implementation of WCET Analyses
Michael Jacobs (Gebundene Ausgabe, Englisch)
★★★★★
☆☆☆☆☆ Keine Bewertungen vorhanden
Optischer Zustand
Beschreibung
For safety-critical real-time embedded systems, the worst-case execution time (WCET) analysis—
determining an upper bound on the possible execution times of a program—is an important part
of the system verification. Multi-core processors share resources (e.g. buses and caches) between
multiple processor cores and, thus, complicate the WCET analysis as the execution times of a
program executed on… one processor core significantly depend on the programs executed in parallel
on the concurrent cores. We refer to this phenomenon as shared-resource interference.
This thesis proposes a novel way of modeling shared-resource interference during WCET
analysis. It enables an efficient analysis—as it only considers one processor core at a time—and it
is sound for hardware platforms exhibiting timing anomalies. Moreover, this thesis demonstrates
how to realize a timing-compositional verification on top of the proposed modeling scheme. In
this way, this thesis closes the gap between modern hardware platforms, which exhibit timing
anomalies, and existing schedulability analyses, which rely on timing compositionality. In addition,
this thesis proposes a novel method for calculating an upper bound on the amount of interference
that a given processor core can generate in any time interval of at most a given length. Our
experiments demonstrate that the novel method is more precise than existing methods. Dieses Produkt haben wir gerade leider nicht auf Lager.
Handgeprüfte Gebrauchtware
Bis zu 50 % günstiger als neu
Der Umwelt zuliebe
Technische Daten
Erscheinungsdatum
11.10.2021
Sprache
Englisch
EAN
9783754907863
Herausgeber
epubli
Sonderedition
Nein
Autor
Michael Jacobs
Seitenanzahl
412
Auflage
3
Einbandart
Gebundene Ausgabe
Buch Untertitel
Including a Case Study on Multi-Core Processors with Shared Buses
-.-
★★★★★
☆☆☆☆☆ Leider noch keine Bewertungen
Leider noch keine Bewertungen
Sicher bei rebuy kaufen
Schreib die erste Bewertung für dieses Produkt!
Wenn du eine Bewertung für dieses Produkt schreibst, hilfst du allen Kund:innen, die noch überlegen, ob sie das Produkt kaufen wollen. Vielen Dank, dass du mitmachst!
Sicher bei rebuy kaufen